8月18日，德国系统级芯片设计公司Dream Chip Technologies宣布，推出带有人工智能加速器的特定应用片上系统（SoC）。

该片上系统的主要模块包括两个具有10 万亿次（TOPS）聚合性能的人工智能加速器，、两个Dream Chip实时像素处理（RPP）高性能自动图像信号处理机器（ISPs），、一个以ARM Cortex-R52为基础的功能性安全处理器（Alcatraz），、一个双核ARM Cortex-A65处理器集群，以及一个Arteris FlexNoC片上网络（Network-on-Chip）。

(资料图片仅供参考)

图源自Dream Chip Technologies官网

这两款人工智能加速器分别为由德累斯顿工业大学（TU Dresden）所研发的神经网络处理器（NPU）及由Cadence研发的NPU（NNA110）。德累斯顿工业大学的神经网络处理器是一个电路，由一个带有本地程序存储器（local program memory）的精简指令集计算机（RISC）、768个配有紧耦存储器的处理元件（processing element，PE）以及一个本地存储票接存取控制器（DMA controller）所组成。而NNA110是一款深度神经网络加速器，可优化人工智能（AI）以赋能视觉、音频、雷达/激光/雷达、和融合传感器应用，通过利用权重和激活的稀疏性，提供业界领先性能和能效。两款人工智能内核的总性能达到10TOPS万亿次，精度达到INT8。

Dream Chip这两款低延迟5k线型图像信号处理器支持高达19.6百万像素的感光元件（CMOS）传感器，可在不影响Cortex-A65AE或Cortex-R52性能的情况下执行图像处理任务。图像信号处理器由Dream Chip根据ISO26262:2018标准所研发，且已通过南德意志集团（TÜV Süd）ASIL-B/-D认证。由于该图像信号处理器采用24位低能耗硬连线图像管道，且无需配备额外的帧缓冲器（frame buffer），因此延迟时间较低，仅为200µs。

Alcatraz是Drean Chip公司获得专利的车规安全岛子系统，该系统基于ARM Cortex-R52双核锁步处理器（lock-step processor）打造，将用于汽车片上系统内部，以监控应用处理器，检测并处理安全违规行为。

该应用处理器芯片（APU）基于双核ARM Cortex-A65AE处理器子系统，适用于Linux或QNX等运行应用程序操作系统（OS）。

Dream Chip Technologies负责执行从架构到产品推出的整个设计流程，包括所有内部及外部IP（知识产权模块和子系统）的集成、未来调试、硅后验证以及参考板设计。

片上系统拥有18亿个晶体管，将采用德国得累斯顿Global Foundries公司所研发的22FDX技术生产，以支持欧洲本地汽车应用半导体供应链，首批样品将于2023年第四季度推出。

Dream Chip Technologies董事总经理兼联合创始人Jens Benndorf博士表示：“开发这款先进汽车片上系统过程中，我们将人工智能性能、功能安全性以及最新图像信号处理相结合，能够更好地向德国原始设备制造商（OEM）及以及供应商提供半导体解决方案，便于他们在此基础上开发现代汽车应用。Dream Chip通过这款片上系统，Dream Chip展示了其从芯片架构到芯片推出的设计执行能力，。Dream Chip正成为半导体供应链与代工厂之间的桥梁。”

该片上系统由国家资助的研究项目ZuSE-KI-Mobil （ZuKIMo）(ZuKIMo)所开发，该项目旨在开发新型片上系统及生态系统，助力具有特定要求的高效人工智能应用。先进的硬件/软件协同设计可用于优化机器学习工作负载效率。